• · 90工艺下，系统clock为100MHz，最多可以多少级门电路时序上不会有问题12-30
• · 请问如何显示一个关键路径的门级电路图示12-30
• · cppr只适用于ocv分析情况吧？12-30
• · 包含除法的数字DC和PT问题12-30
• · 工作区terminal乱跳12-30
• · ICC出来的GDS进行gate-level寄生参数提取问题12-30
• · IC5141中的Help不好使12-30
• · 关于gridded router 和gridless router以及off grid不明白，帮忙解释下吗？谢谢12-30
• · 哪位大神有ICV的usr guide，求上传12-30
• · milkway overlap12-30
• · 为什么DC综合的power report里面clock network的功耗占了90%多12-30
• · DC约束不同产生的alib-52一样吗？12-30
• · 求教Minimize ground bounce 这句话怎么理解？12-30
• · 做CTS前ideal_network的处理12-30
• · congestion_map的问题12-30
• · 关于ICC中的PNS12-30
• · 写约束时寄存器的D端找不到怎么办呢12-30
• · 关于全定制功耗的问题12-30
• · memory的上方可以打power strap吗12-30
• · ICC 中PNS的问题12-30
• · 数字电路标准单元库特征化注意事项12-30
• · encounter 10.1(EDI 10.1)在design import的时候，找不到load Timing library的地方啊12-30
• · max_transition违例怎么修啊12-30
• · DC 综合编译不过，vcs没有任何问题 12-30
• · 查看某个object如cell的attribute12-30