微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 做CTS前ideal_network的处理

做CTS前ideal_network的处理

时间:10-02 整理:3721RD 点击:

插完扫描链后,原系统时钟asic_clk和扫描链复用的时钟clk通过一个二选一选择器来选择。在综合是已经将scan_Se置为0,但是原来的理想网络asic_clk属性到这个选择器后就没办法穿过了,导致二选一后的输出net,在place之前,报出为高扇出网络,且没有做ideal_network属性。是不是应该在place的时候讲ideal属性加上,在CTS时候再remove掉?

不用的, place之前不用设
自动综合掉

谢谢小编,这条net不属于时钟网络吗?在place阶段直接综合掉,不会对时钟网络有影响吗?

没影响

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top