关于全定制功耗的问题
时间：10-02
整理：3721RD
点击：
在做一个模块时，DFQ是自己钉子的，其余cell使用stdcell。但是在place后发现：
1.BLOCK全部用stdcell，place后相比vgin的功耗增长在30%的样子，switching power占total power的30%；
2.BLOCK DFQ使用自己定制的cell（定制的DFQ相比于std功耗下降了50%），其余组合逻辑使用stdcell，place
后的功耗相比于vgin的功耗增长了50%，而switching power占整个功耗的50%，增长的部分主要在switching
power上。
请问下2的增长比例合理不?请大家帮分析下
1.BLOCK全部用stdcell，place后相比vgin的功耗增长在30%的样子，switching power占total power的30%；
2.BLOCK DFQ使用自己定制的cell（定制的DFQ相比于std功耗下降了50%），其余组合逻辑使用stdcell，place
后的功耗相比于vgin的功耗增长了50%，而switching power占整个功耗的50%，增长的部分主要在switching
power上。
请问下2的增长比例合理不?请大家帮分析下
一个单元的影响没那么大的，你直接比较你自己的cell的lib和 stdcell的lib 值就好了