• · Cyclone V FPGA技术精选十问十答11-16
• · 普通I/O输入时钟使用DCM11-16
• · 个人闲置Nexys3 Spartan-6 FPGA 开发板，出手了11-16
• · 求看看这个程序和仿真结果 3—8译码器 新人！11-16
• · 关于dc的问题，请帮忙解答一下11-16
• · ISE 生成的sdf文件和在综合前的约束有关系么？11-16
• · 谁能告诉我这是怎么做出来adcint的，驱动程序是什么11-16
• · 新手求教初学fpga需要注意什么11-16
• · 出售DE2-70 FPGA开发板11-16
• · 时序仿真中的诡异现象11-16
• · Active HDL 9.1 中为何添加不了：非端口信号11-16
• · TracePro v7.05 Win32_64 2CD(光学机构仿真软件11-16
• · ncprotect portview 加密后无端口11-16
• · 能指导一下关于synplify来综合带designware例化模块的系统？11-16
• · 关于反熔丝FPGA的调试问题11-16
• · 请教一个关于FPGA内部时钟资源的问题11-16
• · altera VQM 文件问题11-16
• · verilog如何实现片选ram11-16
• · 有木有谁有quartus的可成功安装的软件，求各楼主给我一份啊11-16
• · 下载了一个quratus11.0的，破解器失败11-16
• · FPGA做图像处理11-16
• · 请教一个关于Xilinx pcie的问题11-16
• · 在国外学VLSI，回国发展有前途吗？11-16
• · 两种verilog语言写法的实现问题！求解答~11-16
• · fpga控制vga显示11-16