微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Active HDL 9.1 中为何添加不了:非端口信号

Active HDL 9.1 中为何添加不了:非端口信号

时间:10-02 整理:3721RD 点击:
       Active HDL 9.1  中为何添加不了:非端口信号,如果添加会出现如下错误: KERNEL_0085 "/Divt_5/div5/step1" does not have read access. Use switch +access +r for this region.
       哪位大神知道原因,麻烦给小弟解决一下,万分感激!


这是设置的原因,按照如下设置:Design/setting/Simulation/Access to design objects,勾选相关项。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top