时序仿真中的诡异现象

只是一个简单的计数器程序，功能仿真时好好的，只有这三四个信号
为什么时序仿真一下子出来二十几个信号呢。我看教材上不会出现这样的情况啊，该怎么解决。坤然我一周了，怎么弄都不好。

不知道你说什么，你这些信号是指设计的端口，还是所有信号（包括内部信号）?我猜你的时序仿真是在综合或者PR后，然后设计里出现了很多逻辑单元（实现你的电路），然后你又把所有信号都拿出来看。

时序仿真可以在综合与布局之前吗?有没有什么书籍可以推荐一下呢?我完全是自学。

本来应该是只有四个信号 怎么会变成这样?

在设计输入之后和综合之前，有一个行为仿真。
Map之后Place and Rount之前，有一个MAP后仿真。
在Place and Rount之后，可以进行时序仿真。

在ISE里直接就是时序仿真，没有MAP后仿真啊。MAP后仿真与书序仿真有什么区别?