微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助关于计数器的问题

求助关于计数器的问题

时间:10-02 整理:3721RD 点击:
本人新手,试着用sparten 3E的片子编了一个定时一秒的计数器,对引脚输入的脉冲进行计数。为什么用信号源测试时, 脉冲频率一高,计数就明显偏小,而且最高只能记到每秒5000次。大惑求解,感激不尽。

脉冲频率比采样频率高就会偏小了吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top