微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE 生成的sdf文件和在综合前的约束有关系么?

ISE 生成的sdf文件和在综合前的约束有关系么?

时间:10-02 整理:3721RD 点击:
对于一个rtl设计,ISE place & route 之后会生成sdf文件,那么,如果在综合之前对 rtl设计,添加一定的约束,所生成sdf文件是否有变化?sdf文件和在综合前的约束文件有关系么?

谢谢哦,学习了哦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top