微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > fpga控制vga显示

fpga控制vga显示

时间:10-02 整理:3721RD 点击:
fpga控制vga显示  像素时钟为50Mhz,分辨率为800*600,刷新率60hz,结果屏幕显示超出范围,求大神解答一下是什么原因啊?

像素时钟频率不对,800*600@60Hz的像素时钟应该是40MHz

时序没设置对,也就是后栏和sync

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top