请教一个关于FPGA内部时钟资源的问题

小弟最近在研究FPGA时钟资源的手册，遇到一个问题想请教各位大神。在Virtex6系列FPGA中，Bank分为top层和bottom层，请问我怎么查看一个Bank到底是在top层还是在bottom层呢?手册上说一个CMT只能驱动同一层的BUFGs，那么是不是一个CMT左右的两个时钟域内的IO Bank（最多4个IO Bank）必定都是在同一个层（top或bottom）里呢?

那个不应该叫层吧 ，应该是片子的上半部分和下半部分吧 ；BUFG只能被位于相同半边的CMT驱动