• · LVDS信号能够传送多远？12-25
• · 当FPGA的资源几乎已用完，电路是否还能正常工作12-25
• · eeeeeeee12-25
• · 我想用FPGA实现数字移相，xilinx和altera 哪个更方便？12-25
• · 请问：transaction-level翻译成中文怎么说？12-25
• · MAX PLUS II 怎么实现大约10ns的延时12-25
• · 安装LDV50碰到问题？12-25
• · 问一个modelsim的问题？12-25
• · 不知现在FPJA的市场有多大？12-25
• · 想不明白了为什么输出一直是低电平12-25
• · 请教有关FIFO的基础知识12-25
• · 求助综合通过，但是仿真波形出不来，reset无法赋值12-25
• · 怎么检测CPLD是不是坏的？12-25
• · FPGA下载问题，各位朋友帮忙看看阿！12-25
• · 请教什么是长线资源？12-25
• · 求教,SD卡SPI模式的多块写的时序是不是这样的？好困惑12-25
• · RTS/CTS12-25
• · 请问国内现在有公司搞4G的芯片设计吗？12-25
• · SOPC开发系统12-25
• · protel/quartus2不能运行12-25
• · 从altera转型到xilinx,向各位求助资料12-25
• · 求cpld芯片的编译下载软件，最好是xilinx等12-25
• · 工程仿真是正确的，但是时序仿真没有输出，帮忙！12-25
• · 24000颗处理器！ IBM搭建Cell超级电脑12-25
• · ISE7.1i12-25