• · 请教一个关于寄存器数组的问题12-25
• · QII5.1安装与破解方法12-25
• · 请教一个菜鸟问题12-25
• · 怎么提高设计质量12-25
• · HDL netlist 可以转化为hspice netlist？12-25
• · 我国CPU/SoC设计任重道远！12-25
• · help, 关于MODELSIM 仿真 VERILOG.12-25
• · 谁有兴趣看看----北京集成电路ip设计竞赛12-25
• · 当状态和计数相关时，状态机应该怎么写？12-25
• · 求问fork-join！12-25
• · Quartus中的功能仿真是综合后的门级仿真吧？12-25
• · l猎头 主任工程师12-25
• · 欢迎初学讨论cpld/fpga12-25
• · 介绍一个下载电子杂志的地方12-25
• · Quartus生成的.vo文件在modelsim中的使用12-25
• · 请问下面这个表达式用verilog怎么写？12-25
• · 状态机的奇怪问题。12-25
• · ECL门电路12-25
• · 请教$hdsNextPath(0,0);是什么指令，实现什么功能？12-25
• · modelsim 下的Coverage analysis12-25
• · Nios逻辑调试分析器12-25
• · 做FPGA与嵌入式SOPC有区别吗？12-25
• · 隆重推出Cyclone/II系列FPGA/SOPC（NiosII）开发套件12-25
• · 寻IC设计高手，一起组建团队融资创业12-25
• · PAR后static timing没有报错，post PAR timing仿真时却报错？12-25