微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > PAR后static timing没有报错,post PAR timing仿真时却报错?

PAR后static timing没有报错,post PAR timing仿真时却报错?

时间:10-02 整理:3721RD 点击:
布局布线后静态时序分析不报错,用ise生成的仿真文件跑post PAR timing仿真时却报X_FF hold, setup errors, 其中X_FF是simprim库中的单元,且仅有这个单元报错,而且map后的仿真是顺利通过的。
大牛们能否指点一二,不胜感激!

回复 #1 gauz 的帖子
先看看test bench有没有问题

后仿真的主要作用是什么?请大牛指点下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top