微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问下面这个表达式用verilog怎么写?

请问下面这个表达式用verilog怎么写?

时间:10-02 整理:3721RD 点击:
cur=1e-7*(exp((v(vout)-v(n1))/((v(vph)-v(n2))/0.026/39))-1)
vout n1 n2 vph都是节点

居然弄出来一堆浮点数……

没法写,你还是用C写吧.

不可综合!

实在不懂,就算用verilog写出来,能干什么?

回复 #1 colinwang 的帖子
可以考虑用多级流水线来设计。

这个式子实在是太复杂了
没法写 也不知道能综合成什么样

太复杂了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top