help, 关于MODELSIM 仿真 VERILOG.

我用ISE 的IPCORE GENERATION生成了一个异步FIFO。写了一个测试程序。
综合通过了。
在调入MODELSIM 仿真的时候，编译也通过了，但是在仿真的时候显示如下错误信息：
error: instantiation of "async_fifo_v5_1" failed. The design unit was not found.
什么原因?请指教！

不是写了，async_fifo_v5_1找不到，没有那个module

回复 #1 forrest04 的帖子
You don't include xilinx simulation lib in your modelsim simulation

你没有编译综合后的库吧

没有加载仿真库吧 仿真库和生成的那个库不是一个东西

mei you bian yi qi jian ku！

async_fifo_v5_1找不到,没有xilinx simulation lib