• · 可编程逻辑器件设计技巧(下)12-25
• · 求一个关于ahb总线的slave的端口的verilog代码啊！买！ (无内容)12-25
• · 安装了QII5.1里面的SOPC没有CPU的Core12-25
• · 耶！收获不小！12-25
• · 此类时钟如何约束12-25
• · 关于DCM的使用一个问题12-25
• · 请教用vhdl写控制程序12-25
• · 请教关于Xilinx FPGA中的DCM的使用12-25
• · 大家熟悉"数字电视图像处理芯片"嘛？12-25
• · 这个有什么错吗？12-25
• · 请前辈高手推荐一个CPLD/FPGA的开发软件。12-25
• · DFT的FPGA实现问题12-25
• · CPLD现在流行哪一款呀？12-25
• · 做数字滤波器最后输出的问题12-25
• · 请教：如何与外部时钟信号同步？(verilog)12-25
• · 有人买verilog HDL吗？12-25
• · 高手们帮忙看下我写的VHDL,大概知道是什么错误，但不清楚怎么改。12-25
• · 转贴:中国自己的4G系统在上海通过验收12-25
• · 请问：哪位大虾有用verilog设计FIFO的例子？12-25
• · 同步复位与异步复位的区别12-25
• · 垃圾贴广告贴太多，请求班主清理~~12-25
• · 请问quartus中这个 错误怎么解决？12-25
• · 有谁用过芯片Intel IXF1104啊？12-25
• · 一个重大疑问（急等）12-25
• · 高手进来交流一下！关于数字滤波的X(N)12-25