微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问:哪位大虾有用verilog设计FIFO的例子?

请问:哪位大虾有用verilog设计FIFO的例子?

时间:10-02 整理:3721RD 点击:
[这个贴子最后由zsx291在 2005/02/23 03:15pm 第 1 次编辑]
请问:哪位大虾有用verilog设计FIFO的例子?最好是异步的,小弟先谢一声!

请问:哪位大虾有用verilog设计FIFO的例子?
http://www.asic-world.com/examples/verilog/memories.html

请问:哪位大虾有用verilog设计FIFO的例子?
谢谢!

请问:哪位大虾有用verilog设计FIFO的例子?
建议查一下SNUG Paper,有一些很好的. 作者是 Cliff Cummings

嗯 收到

en, SNUG paper不错

SNUG paper 是什么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top