微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于DCM的使用一个问题

关于DCM的使用一个问题

时间:10-02 整理:3721RD 点击:
按照xilinx的手册,DCM的输入可以是,GCLK,R/HCLK,IO和内部任一种.我使用spartan3E500的片子,发现从通用IO输入的时钟用DCM移相输出,用示波器看会有时而正常,时而不正常的情况,比如输出不停的处于有/无的震荡状态,或者根本就无输出,各位同学有遇到过么?

有几种可能吧,1。从这个普通io脚进来的时钟信号本身就不稳定(板子的设计造成的)。给从io进来的这个信号上接个ibufg
2。你的dcm反馈输入可能有问题,选用cllk_0 或 clk_2x0比较合适。 这两个时钟选一个,让它从dcm出来后经过一个bufg 再接到 dcm的反馈端口上
3。你的普通io脚输入的时钟频率太低或太高,不在该器件的dcm支持的频率范围内

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top