微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 做数字滤波器最后输出的问题

做数字滤波器最后输出的问题

时间:10-02 整理:3721RD 点击:
问一下做数字滤波器最后输出的问题:
y(n)=x(n)h(0)+x(n-1)h(1)+....
如果x(n)为8位,h(n)为8位,那我的输出y(n)是不是一定要选15位啊
如果我也只想取y(n)为8位,会不会有很大的误差?
我应该怎么做,请高手指点一下!

11
个人感觉这个序列通过这个传递函数后位数不变

输出应该是输入的2倍+1!
不能乱盖的

liu说得对,有人做过数字滤波吗?

具体要看数据的范围了,如果乘加的结果yn本身就再8位的范围内的话,就不会有什么误差的

乘加的结果应该是十六位吧,多的可能要舍弃掉!

Rounding....

rounding to 8 bits before output.

俺觉得如果你的滤波器通带增益为1的的话,输出可以只保留8bit就行了。看滤波器后面的模块的要求是什么了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top