当FPGA的资源几乎已用完，电路是否还能正常工作
我的代码在比较少时，没问题，但变大时，而且确认了逻辑没有问题，却出现了一下莫名的错误，不知是不是由于资源快用完造成的?
谢谢
当FPGA的资源几乎已用完，电路是否还能正常工作
我以前用CPLD的时候，在资源到了98%的时候好象有点问题，
我的回复仅供参考，还要高手指正。
当然我也觉得理论上不应该出现这种情况，资源快用完了，是不是只对最高工作频率
有点影响，还是对什么都没影响，再或者都有影响。
当FPGA的资源几乎已用完，电路是否还能正常工作
一般要有10～20％的裕量较好
资源占用太多，逻辑综合和fit处理就很麻烦，速度高时，线间串扰很严重
当FPGA的资源几乎已用完，电路是否还能正常工作
以我的经验，其实是没有关系的，我经常用到管脚100%,logic:99%.工作一直很正常。
我用的是spartn ii系列，但对于较老的型号，则可能不行。
当FPGA的资源几乎已用完，电路是否还能正常工作
Jack榨干FPGA最后一滴血！
是资本家的好苗子！哈哈！
当FPGA的资源几乎已用完，电路是否还能正常工作
不愧是老大，不过我很纳闷，你是怎么做到正好用99％呢?
当FPGA的资源几乎已用完，电路是否还能正常工作
jack, 你说的是slice 99%吧?那个不能算数的，实际上逻辑资源到70%以上，加上一些布线消耗slice就会报99%，它把用于布线的也算进去了，其实这时候增加或减少一些逻辑这个值都不会变，所以xilinx的器件主要看lut的占用量。
当FPGA的资源几乎已用完，电路是否还能正常工作
brave说得对，例如一个2输入逻辑用掉一个LUT，一个slice被用掉一个触发器等都被算进去了，但其实利用率很低；工具在布局布线时为了满足时序要求会非常“浪费”资源的。
不过这些Jack肯定是了如指掌的。呵呵。
当FPGA的资源几乎已用完，电路是否还能正常工作
没问题。
当FPGA的资源几乎已用完，电路是否还能正常工作
是slice，不过我在设计时，主要的限制还是slice的数量不够。
应该还是有问题的，因为我的连一些最基本的操作都有问题。
那么请问给位除了换更大的芯片外，有没有其他方法可以解决这个问题
当FPGA的资源几乎已用完，电路是否还能正常工作
首先加一些时钟的约束试试看，如果还不能满足，就优化你的设计。
好像没出过问题
时序约束能过就没问题
altera的工程师一般是建议剩余10％－20％的空间的
我的习惯是用到70%左右，主要考虑后面还可能修改。
利用率超过90％都应该是会有问题的，即使暂时能用，也有隐患存在。
有没有问题，看timing report不就知道了，不用问啊
还是应该看时序汇报，如果没问题，就可以?
时序报告怎么看啊
如果TIMING 满足要求， 当然没问题啊
建议留一点余粮，这样fpga工作起来正常。
还有就是把代码优化一下，减小一点面积
我是来听讲的
想不明白，模块之间有公用资源的话，才会发生冲突之类的事情吧。我以为设计中不会有公用资源的
应该没问题的
逻辑资源占用太大会对时序造成影响，这在高温环境下会变得更加明显。
怎么影响的呢?
信号抖动增大，导致时序错误。
过于多的占用逻辑资源会对布线产生影响，有可能会产生布线过于复杂的问题，建议留有20%的余量。另外你可以看看timing report 可能有的时序没有满足设计要求