微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 布线资源不够,我该如何处理

布线资源不够,我该如何处理

时间:10-02 整理:3721RD 点击:
在cpld里面布线,更改了一句话,就fit不过去了
而在此之前资源占用85%
遇到这样的问题我应该如何解决,有没有什么资料可以参考
谢谢

[求助]布线资源不够,我该如何处理
更改一句话也可以差别很大的!

[求助]布线资源不够,我该如何处理
先分析一下,引起fit不成功的是哪一块逻辑,然后修改逻辑的实现。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top