微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > MAX PLUS II 怎么实现大约10ns的延时

MAX PLUS II 怎么实现大约10ns的延时

时间:10-02 整理:3721RD 点击:
我开始在电路中加了2个非门,结果被优化掉了。再加一个LCELL元件,用示波器看也没有延时,估计也是被优化了。不知道在这个软件中在哪设置可以制止这种优化呢?
我是一个新手,请各位大虾给指点一下,或者还有没有什么方法实现这个延时呢?
小弟先谢了。

加D触发器看看。
我没试过,不晓得行不行

好像就是加d触发器.

LCELL有选项可以不被优化的。

简单一点可以用移位寄存器

10ns是相当短的时间 用DFF的话时钟周期要达到100M
不知道你处于何种目的要将信号精确延迟10ns
可以用lcell,有选项能使工具综合时不做自动优化,但是精确的10ns是很难做到的

加D触发器.延时.N个CLOCK时钟

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top