• · 采用Virtex5_FF1136_LX50T设计千兆网口，感觉FPGA没有工作啊11-27
• · 求高手指点一个modelsim的问题！11-27
• · 新手求教，用kermit显示FPGA运行结果，为什么全是乱码？11-27
• · CPLD的时钟端口问题11-27
• · matlab二进制文件读取问题11-27
• · process问题11-27
• · vhdl锁存器的引入11-27
• · cordic nco迭代次数问题11-27
• · NTSC制式，是720X480还是720X486？11-27
• · PT急求助： input_delay和output_delay的问题11-27
• · 是不是并非所有的状态机都能用三段式实现？11-27
• · 我开源的一个小项目11-27
• · VGA显示11-27
• · 关于synplify pro综合不能查看technology view？11-27
• · 用CPLD控制八段数码管的问题11-27
• · 用modelsim se6.5仿真altera的crc核时遇到的问题，求解答11-27
• · 在windows server上安装quaturs11-27
• · 脉冲计数器的verilog程序中一个输入信号无法起效11-27
• · quartus ii9.1 全程编译一次得多长时间？11-27
• · ISE编译一个FPGA工程，place & route 这一步特别慢怎么办？11-27
• · 求助：急需CSD multiplier的资料或者设计实例11-27
• · 工艺选择问题11-27
• · dc fpga还要wireload model吗11-27
• · VCS 仿真自己停了，按后，出现Warning和Error信息，请高手分析原因！11-27
• · 大家在用ise进行place and route 时是用floorplan加约束，还是自动进行呢11-27