求助：急需CSD multiplier的资料或者设计实例

时间：10-02 整理：3721RD 点击：

最近在做FIR，里面需要CSD multiplier，现在才把CSD的编码搞清楚，但是对于CSD乘法器的实现却是一窍不通。求关于这方面比较基础全面一点的资料。看了一些资料都只是给了一个CSD multiplier的框图结构看不懂
我需要用verilog来做这个multiplier，有这方面的实例没有呢?

跟常系数乘法器相关，你可以做相关搜索，mark

上一篇：工艺选择问题
下一篇：ISE编译一个FPGA工程，place & route 这一步特别慢怎么办？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器