求高手指点一个modelsim的问题！

# ** Error: (vsim-3170) Could not find 'E:\FPGA\project\EP1C4\RS232\simulation\modelsim\rtl_work.RS232_vlg_tst()'.    请问这个问题如何解决呢?求指点！

看上去好像是RS232_vlg_tst()这个module在编译时没有找到，看看是不是和rtl_work这个module的verilog文件不在同一个路径下

   已经解决了，很谢谢你的回答。

怎么解决的?

嗯，看一下，还没遇到这个问题

就是写tsetbench top model的名字的时候模块名不要带"()".