• · FPGA布局布线后仿真问题11-27
• · DC有关功耗的报告是否真实11-27
• · 求购XILINX ML401/403评估板11-27
• · 如何避免同时捕捉时钟的上升沿和下降沿？11-27
• · 关于linux版ise13.4如何进入xilinx的命令行的问题11-27
• · 求助。fpga11-27
• · 安装Modelsim-se-10.1c出现环境变量怎么添加11-27
• · FPGA学习ddr11-27
• · 求助：QII提示 time-limited-sof11-27
• · 求助电子钟进位问题11-27
• · 讨论一下波形仿真11-27
• · 请教各位前辈CoWare.Processor.Designer.V2009的安装方法！11-27
• · 时序问题~~求帮助~求分析~~11-27
• · FIFO 读写11-27
• · sdram带宽问题11-27
• · astro中如何使大量的tapcell为fixed状态？11-27
• · Active-HDL 是前仿真吗？11-27
• · 请教小批量量产的问题11-27
• · DC不同部分采用不同频率综合11-27
• · DDR3 颗粒的最小工作频率是多少？11-27
• · 有关SPI-Slave模式的时序问题，急！求助！在线等！11-27
• · 关于pci9056调试的问题11-27
• · Verilog 编程和ISE EDK的仿真使用11-27
• · 夏宇闻书上的一个例子说是模块会不稳定11-27
• · 一般内部信号 fanout 过大怎么解决？！11-27