微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > CPLD的时钟端口问题

CPLD的时钟端口问题

时间:10-02 整理:3721RD 点击:
我正在使用Lattice的LCMXO640,对于数据手册中的一些内容不理解:


上图中提到的LLMO_PLLT_FB_A是指该端口是指定的时钟端口吗?
另外,在该CPLD综合后的时钟报告中说该芯片有4个primary 和4个sceondary,这两种有什么区别吗?在数据手册中如何区别出来?

顶一个

你找官方开发板参考下就清楚了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top