微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > process问题

process问题

时间:10-02 整理:3721RD 点击:
process(clk,q)
begin
       if(rising_edge(clk))then
          d_tmp<=q;
      end if;
      d<=d_tmp;
end process;
d<=d_temp;
这个d<=d_temp在process里面和在process外面有什么区别

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top