• · 求教逻辑门个数计算11-27
• · synplify11-27
• · vivado debug问题11-27
• · FFT ip核仿真错误11-27
• · spartan6的时钟输出11-27
• · <求助>PCIE_DMA问题11-27
• · 请教synopsys DC的license怎么生成11-27
• · modelsim如何将仿真数据生成文件11-27
• · 一个关于双口ram的问题11-27
• · 哪个大神能发个Vivado 2014.2版本的下载链接啊？11-27
• · 如何破解 modelsim 6.6d11-27
• · Verilog数字系统设计教程（夏宇闻，第二版）11-27
• · 请教一个问题~fpga内部用IP核生成的双端口SRAM可以外部直接访问吗11-27
• · 自己写的流水线乘法器问题11-27
• · FPGA设计时，分配引脚输入信号无效怎么办11-27
• · verilog小白入门，求助初值设置问题？11-27
• · xapp1026 无法访问目标主机11-27
• · 关于xilinx例化的DDR信号位宽的一些疑问11-27
• · 经典的一些IC大神的博客，网站11-27
• · FPGA上电过烫11-27
• · xilinx 的IP核Tri-Mode Ethernet MAC v4.5使用11-27
• · modelsim中# Error loading design如何查看出错原因11-27
• · 我感觉有很多现成的IP，那数字IC前端主要做哪些工作？11-27
• · DC做完STA，slack大于0，可是综合后仿真不对11-27
• · 关于sram的testbench怎么写 ？有原程序。求指导。11-27