• · primetime的common，linux和amd64是什么意思啊11-27
• · 一段关于一个三位数输入，百位，十分，个位分别输出的代码11-27
• · 求助怎样用vcs和verdi联合仿真看中间变量11-27
• · systemverilog的编译环境11-27
• · VCS软件报错，请求帮忙11-27
• · SystemVerilog高手看过来。怎样将generate语句产生的一组interface传到program里。11-27
• · verilog逆序转顺序问题，FFT转换后数据处理问题。11-27
• · 关于tsmc标准单元库线载模型WLM的一些问题11-27
• · PTPX估计功耗的精度？11-27
• · GTX模块不使用时，能否将将电源接地？11-27
• · Vivado仿真，如何使用命令传递testplusargs进RTL？11-27
• · 为什么没有fsdb文件生成？编译和运行过程中没有任何错误啊~在线求解答11-27
• · verilog如何实现底层与顶层module采用不同timescale值11-27
• · 为什么大部分FPGA内部都没有设计非易失存储模块11-27
• · Verilog HDL 高级数字设计课后习题答案11-27
• · 刚学Verilog，编了下面的程序，仿真时运行出不来结果11-27
• · ZedBoard裸机启动原理11-27
• · 向过来人求教应该如何学习FPGA？11-27
• · 请问下，verilog HDL小数分频这个怎么实现，求大师11-27
• · xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题11-27
• · 请教一个verilog宏引用的问题11-27
• · Quartus 中用signaltap观察波形不正确？11-27
• · 一个关于gtp对齐的问题11-27
• · 自己制作的数码管电路用FPGA驱动有问题11-27
• · ise的FIFO上FPGA板子不能写11-27