微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > systemverilog的编译环境

systemverilog的编译环境

时间:10-02 整理:3721RD 点击:
我想问下那个软件里可以建立systemverilog文件,文件后缀是.sv吗?

只要是对HDL支持编译的工具都可以,比如modelsim。文件后缀是.sv


请问是在windows下还是linux下?

win lin 都有

sv的代码不是文本文件吗,找一个好用的文本编辑器就可以建了。例如gvim

學習學習

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top