微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为什么没有fsdb文件生成?编译和运行过程中没有任何错误啊~在线求解答

为什么没有fsdb文件生成?编译和运行过程中没有任何错误啊~在线求解答

时间:10-02 整理:3721RD 点击:
这是我的方针脚本加了-fsdb选项,听说VERDI2014+VCS2014不需要以前那么繁琐的设置了,只需要一个-fsdb就行了:
vcs -full64 -fsdb testbench.v  +libext+.v -y /home/xhr/work/XILINX_LIB/XilinxCoreLib/ \
        -y ./ -y ../rtl/ -y ../core/ -y ../rtl/top/ \
         -ucli +incdir+./ +define+SIM
编译完后在仿真目录下出来这些东西:
csrc  define.vh  novas_dump.log  ram.v  sim.sh   simv  simv.daidir  testbench.v  ucli.key
然后我运行./simv,跑完后没看到FSDB波形文件啊
WHY?

需要在testbench里加上dump波形的命令:fsdbDumpvars

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top