微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > spartan6的时钟输出

spartan6的时钟输出

时间:10-02 整理:3721RD 点击:
我想通过spartan6的差分引脚输出内部的时钟出来给外部器件使用,不知道这个输出的时钟最高能设置多大!输出的差分引脚要用全局时钟引脚比较好还是普通的差分引脚比较好呢?

同求..........

万能的网友,大家指点一下啊!

spartan6不能时间把时钟输出到引脚上,必须借助于oddr2或者oserdes,时钟频率低的用oddr2就可以。高的话,就必须用oserdes了。



    这个输出时钟的大小有什么界定的值呢?oddr输出可以达到多少?超过多少用oserdes?这个oserdes不是串行解串吗?如何做时钟输出呢?



    iserdes是串并转换,oserdes是并串转换。
    具体的速率可以看看ds162,里面说的非常详细。



    谢谢,我想问一下,如果使用ISERDES串并转换模块,那个我的差分输入信号需要在同一个half bank中吗?如果用selectIO模块使用ISERDES功能,好像差分输入不在一个halfbank中,编译就会报错。现在板子已经画好了,差分输入信号都在同一个bank中,但是不在同一个halfbank中啊!不知道有没有解决方法!

使用iserdes解串,可以有2种方法,1是bufpll的方法,2是bufio2的方法。
bufpll的方式,时钟可以放在任意的bank,但最好放在与数据相同的bank这样时钟走线最短,质量最好。所有数据必须放到同一个Side(4个bank的器件中,side就是一个bank)中
bufio2的方式,时钟要与数据放在同一个half bank,所有数据必须放到同一个Half Side中
注释:在4个bank的器件中,一个bank就是一个side。在6个bank的器件中,bank0和bank2各是一个side。bank1+bank5是一个side。bank3+bank4是一个side。

幫頂一下喔



    谢谢,长知识啦!

共享资料

共享资料



    客气了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top