微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim中# Error loading design如何查看出错原因

modelsim中# Error loading design如何查看出错原因

时间:10-02 整理:3721RD 点击:
我用的是modelsim altera 6.4a,每次出现# Error loading design错误时多不提醒出错原因,但我同学的就会提示。
请问这是版本的问题还是设置的问题?

我也出现这个问题,希望有人解答!

我这里也是,尤其是选择simulate without opt的时候,如果选择优化,就会提示。
或者到compile菜单里面看summary,基本错误都会在这里提示

我这边出现以下情况,不知什么意思啊
vlog -work work -vopt -nocovercells D:/!Works/2013/CrspdCnt/QII_Work/PLL_TST_V0.4_0723_B/sim/clk_cfg_tb.v
Model Technology ModelSim SE vlog 6.5 Compiler 2009.01 Jan 22 2009
-- Compiling module clk_cfg_tb
Top level modules:
        --none--
vlog -work work -vopt -nocovercells D:/!Works/2013/CrspdCnt/QII_Work/PLL_TST_V0.4_0723_B/sim/clkout_cfg.v
Model Technology ModelSim SE vlog 6.5 Compiler 2009.01 Jan 22 2009
-- Compiling module clkout_cfg
Top level modules:
        clkout_cfg

看看 你建立的模块和实例化的模块在端口上是不是一致的。

你建立的模块和实例化的模块在端口上不一致,有个检测哪个端口不一致的方法是:首先如果有多个实例化,把其他实例化全注释掉,只留一个实例化,看还有没有这个问题,找出是哪个实例化出现了问题;然后把实例化端口只保留一个、两个、···,判断是哪个端口出现了问题;最后就是看为什么这个端口有问题了:可能是实例规则写错了,比如.en(en_t),en是你实例化模块的端口,en_t是你顶层模块端口;也有可能实例化模块端口和顶层模块端口的数据类型定义错了;···

我也出现这个问题,希望有人解答!

这种问题一般就是模块间例化连接不一致吧

幫頂一下 加油

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top