• · 元件例化时的端口映射11-27
• · 有没有大神知道怎么算一个设计中的Essential bits的数目的呢？11-27
• · 关于XILINX的PLL_ADV的问题11-27
• · 模块中的function能否改写成always块？11-27
• · 如何在ML605的评估板上安装1GB DDR3 SDRAM SODIMM？11-27
• · IT技术可以干到多少岁？11-27
• · 使用MIG工具生成的DDR驱动在MAP阶段报错11-27
• · moedlsim SE10.1a安装问题11-27
• · 请教一下，在ahb总线中突发burst的作用？11-27
• · 设计fir滤波器采样频率和时间频率11-27
• · DC Timing report11-27
• · 问一个时序优化的笔试题11-27
• · 简单自动售饮料机 哪里错了？11-27
• · PhysDesignrule:1011-27
• · synplify怎样做PLL的时钟约束？11-27
• · 关于寄存器和寄存器堆的几个问题11-27
• · verilog里手工例化DesignWare的元件，要怎么仿真？11-27
• · 安装DC时遇到找不到链接共享库的问题11-27
• · 求助一道建立时间保持时间题目的解答11-27
• · Lattice SerDes 使用求助11-27
• · PLC晶体管输出与可控硅输出的区别11-27
• · IC设计 前端11-27
• · synopsys ic compiler 有Design Compiler的功能吗11-27
• · 请教DC综合11-27
• · modelsim之do文件的最简使用示例11-27