微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教DC综合

请教DC综合

时间:10-02 整理:3721RD 点击:
请教个问题,在DC综合的时候,报如下的warning,
Warning: Design 'scaler_wrapper' contains 1 high-fanout nets. A fanout number of 1000 will be used for delay calculations involving these nets. (TIM-134)
     Net 'u_scaler/u6_hpe_7/u_spe2/i_rst_n': 15147 load(s), 1 driver(s)
这个对综合是否有影响,我在脚本里已经设定了
# Reset Definitions
set_ideal_network [get_ports i_rst_n]
set_dont_touch_network [get_ports i_rst_n]

我也遇到这个问题,暂时怀疑,是不是有多个else语句嵌套,或者某一个状态变量,控制的负载太重?

这种异步复位high_fanout基本没影响



   那这个warning可以不关注?怎么能去掉这个warning?please



    综合的时候不关注就好了,如果在数据通路的Q to D出现了high fanout需要看看,对于复位信号,所有registers都用一个rstn的话回报这个warning,Dc把这个很大的fanout设成1000去计算,其实并不影响,DC的warning也不是全都要clear的



   非常感谢

有个high_fanout_net_threshold变量可以设,一般我会把它设小点,用来快速Debug Clock Gate...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top