微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 设计fir滤波器采样频率和时间频率

设计fir滤波器采样频率和时间频率

时间:10-02 整理:3721RD 点击:
如果我想保留50hz基波,滤出频率高达50khz的高频分量,那么采样率是不是要多于100khz,但是这样设计的fir滤波器长度会过长,计算量太大,该怎么解决这个问题  谢谢

可以考虑级连设计

级联的方法是比较合理通用的,我也推荐此方法,此方法涉及到降采样。
当然还可以自己设计一个针对性设计采样频率,保证50KHz被采样后能与50Hz分开。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top