• · SPI FlASH配置模式下，FLASH中的数据格式是什么样的？11-27
• · FPGA烧录BIT文件能在代码中进行控制吗11-27
• · 用xilinx浮点型加法器ip核做累加器，该如何清零，sclr管脚并不能清零11-27
• · 求xilinx系列fpga芯片ip核详解电子书11-27
• · 关于跨时钟域传输中的电平和边沿检测的同步11-27
• · 新手用VCS 遇到这种情况，请前辈指导，说的详细点，不知如何解决！11-27
• · 请问同时装DC和PT 两个的license怎么处理11-27
• · PT、多电压域、fix_eco_timing选错standard cell类型11-27
• · Xilinx的ISE软件无法创建新工程的问题！求助！11-27
• · ise14.7编译时间非常长11-27
• · 如何自己生成ISE的IP核11-27
• · 寻找ADS2013.06破解11-27
• · 时钟约束 求解11-27
• · 请问省略always的@(posedge clk)表达的是什么意思11-27
• · 谁知道ISE自带的iSim仿真器怎么添加端口外的信号啊？11-27
• · 如何保证复杂设计没有bug11-27
• · ISE使用过程中遇到的几个问题11-27
• · FPGA上PCIE不同PC不兼容的问题11-27
• · PCIE 总线的传输速度问题11-27
• · 请问高手xilinx14.3支持K7 锁相环PLL核调用产生时钟信号吗？11-27
• · DDR设计的面试问题11-27
• · modesim仿真的错误11-27
• · modelsim中monitor数据在transcript中显示如何导出11-27
• · 关于LPDDR2 SDRAM读写数据的问题11-27
• · 基于7series transceiver实现sata_phy模块11-27