ISE使用过程中遇到的几个问题

问题1：在做门控时钟的时候，看xilinx的技术手册，说在综合选项中把 use clock enable选项使能，或者在代码中加上 keep 门控信号使能原语，可以保证把门控时钟的门控信号自动连到寄存器的CE端，尝试了N种手段后，放弃；
问题2：BUFG_A驱动BUFG_B和BUFG_C,另外有一个BUFG_D，D的输入输出与A没有丝毫的关系，根据xilinx的技术手册，正确设置A、B、C的位置后，没有对D进行约束，结果MAP的时候报错，说A跟D之间的位置关系有问题，尝试了N种手段后，选择别的方式规避；
问题3：在成功的项目工程中添加一个CDC，成功布局布线调试通过后，在原有的CDC中额外增加了4个信号，MAP的时候直接报error，怒了，算上全部CDC，除了时钟资源用得超过50%以外，SLICE、RAM都没有超过30%，居然MAP不过，删除cdc中几个观测过的信号，搞定MAP，对ISE，服了；
问题4：最让人难以接受的问题，每次ISE布局布线的结果还都不一样，具有很大的随机性，也不晓得怎么回事。

用来给内部逻

恭喜得奖者

看了这个帖子，本新手瞬间BKC。