如何保证复杂设计没有bug

各种设计检查，流程检查，各种checklist，各种验证：模块验证，整Chip仿真，FPGA验证，post网表仿真……并没有一个固定套路和方法保证完全避免bug的产生，只能说各种仿真与检查做的越完备，出bug的概率越低。

Formal Property Check

两位高手说的都是设计出问题时，通过验证补救，我想问在设计初期如何保证设计正确

分割与征服（Divide & Conquer）

验证永远不能保证100%没有bug的，只是验证做的越充分有问题的概率越小

Formal Property Check就是拿来保证100%没有Bug的。当然，仅限其Check过的部分。

    能简单说一下，Formal Property Check是怎么回事吗?需要用什么工具?
    或者有什么扫盲的文章推荐吗?

Formal I
Formal II
Formal III
Formal IV
Formal V
最近Cadence的研讨会有JasperGold的部分，可以去听听。