微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问省略always的@(posedge clk)表达的是什么意思

请问省略always的@(posedge clk)表达的是什么意思

时间:10-02 整理:3721RD 点击:
请问省略always的@(posedge clk)表达的是什么意思?与不省略的意思区别在哪里!

只执行一次,仿真用的

@(posedge clk) 等待clk时钟上升沿,和wait()语句类似
always@(posedge clk)描述一个D触发器

楼上那位强悍!

always语句可以不带后面的那个事件控制,不要平时用多了,就不知道always本身了。呵呵

如果你是问
always
xxx
的意思的话,就是字面上的意思,“一直做xxx这件事”。

执行一次,检测clk的上升沿~

sunny198349 说的是正解

学习了 呵呵

顶一下 被沉下去 呵呵

always:“一直做某事”
@:事件的意思,@(posedge clk)表示的是clk上升沿这个事件,
always@(posedge clk)表示的是每个clk上升沿事件做某事,常常表示的是时序逻辑

等到下一个上升沿到来,仿真用的

学习了....

学习了~

学习了,谢谢

原来是这样的

I see.
Thanks

顶一下

学习了

长见识 没用过

做testbench用的, 不能综合~

alway @ 后面跟的是你的事件触发信号,比如(posedge clk)意思就是当clk上升沿时触发你下面的程序。
alway 后面不跟就是一直执行,比如我们经常在TESTBENCH里用到的always #5 clk=~clk就是clk一直每隔5个时钟单元翻转,也就是定义周期为10的时钟信号。

省略不写应该是只执行一次,后面没有敏感变量变化,就不再执行。
tiantianxch 正解。

那为什么有的代码中要在@(posedge clk)后面加一个分号呢?
================
           task neg_clocks;
                 input [31:0] number_of_edges;
                 repeat(number_of_edges)
                      @(negedge clk);                      //像是这里
            endtask
=================
该如何解释?
菜鸟一个...

always @(posedge clk) begin
---
end ---这样做出来的是序向逻辑
always @(clk, ...) begin
---
end ---这样做出来的是组合逻辑

顶一下

哈哈,学习了一下……

不错,学习啦

At the event of the positive edge to latch data.

(⊙o⊙)…

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top