关于跨时钟域传输中的电平和边沿检测的同步

时间：10-02 整理：3721RD 点击：

我在看asynchronous signals in a synchronous world书的时候，当看到那个电平和边沿检测时，要求同步器的输入要保持2个新时钟域的时钟周期，（电平检测的时候要求是一个同步时钟的时钟周期加上第一级同步器的建立时间）但是我有一个疑问，同步器第一个周期采集到输入，第二个周期同步器的第二级采集到第一个寄存器的输出，所以我认为输入不需要保持2个新时钟域的时钟周期。请大神解释一下。
我的看法是第一级同步器主要是为了避免亚稳态，将亚稳态限制在第一级中，但是我感觉这样的解释太牵强

上一篇：新手用VCS 遇到这种情况，请前辈指导，说的详细点，不知如何解决！
下一篇：求xilinx系列fpga芯片ip核详解电子书

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类