微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于寄存器和寄存器堆的几个问题

关于寄存器和寄存器堆的几个问题

时间:10-02 整理:3721RD 点击:
1、当时在进行文化课学习的时候,书上都是写的寄存器是由触发器构成的,几个触发器构成就是几位寄存器。寄存器构成寄存器堆,但是,实际上寄存器堆中的存储单元都是SRAM结构,这是为什么?难道只是因为SRAM小,但是速度最快的应该是触发器啊,SRAM的话,这就和其他的存储电路一样了,为什么不用触发器呢?2、用触发器来做一个寄存器堆,进行存储单元的设计是否可行?(其实和问题1差不多)
3、如果可行,那么用触发器来实现多端口的寄存器堆,可行么?请问有什么好的建议?

非常感谢!

用触发器来实现寄存器堆,一般可以做多大?应该做不大、、、16x16这种怎么实现?

大家有什么看法,还请麻烦说一下,在下不胜感激啊啊

容量越大,SRAM的面积优势越明显所以较大的存储体都是用SRAM,不使用寄存器堆。



   0-0哦哦,谢谢~!也就是说,现在CPU内部的存储也很大,又要做的小,所以触发器满足不了要求?那速度呢、、、



   速度上你就更不用担心了,片上SRAM速度几十MHz到几百MHz不等,与你的工艺制程相关。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top