微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问一个时序优化的笔试题

问一个时序优化的笔试题

时间:10-02 整理:3721RD 点击:
一个四级的mux,其中第二级信号为关键信号,如何改善timing?答案是将第二级信号放到最后一级输出,同时注意修改片选信号,保证其优先级未被修改。这答案不理解,,求解释或者给出你的答案,,大神求解答

这里应该有个前提,关键信号的延迟是大于一级MUX的。


能详细说说吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top