• · viretex5 DCM时钟问题，请大家帮帮忙！11-27
• · 求助~~进位保留加法器得到的和与进位，怎样用CPA或者超前进位加起来11-27
• · Microblaze核串口通信的中断问题11-27
• · 关于verilog语句中的延时11-27
• · 国内高速ADC和DAC11-27
• · 关于跨时钟域11-27
• · PCI设计IP11-27
• · verilog中if else和case语句有什么区别？11-27
• · ISE实现遇到的问题，真心求助11-27
• · 关于SOC中的总线AXI/AHB/APB11-27
• · 关于ADC的采样频率，求解啊11-27
• · FPGA内做定点化除法11-27
• · 关于FPGA程序不稳定的问题11-27
• · 请教CIC滤波器的输入采用二进制补码11-27
• · 软件安装问题11-27
• · ISE综合后的Number of fully used LUT-FF pairs资源可利用率11-27
• · XILINX SPARTAN中VCCO和VREF11-27
• · 请问，如何在Verilog内硬件上实现脉冲信号延时？11-27
• · VHDL和Verilog的区别11-27
• · 菜鸟诚心请教关于布局布线和chipshope的问题。11-27
• · altera altddio_out问题11-27
• · 新人求助FPGA中的FIFO IP核的设置与使用11-27
• · FPGA开发板选择11-27
• · 锁存器、触发器与寄存器11-27
• · XC3S50AN芯片烧录不成功11-27