altera altddio_out问题
时间：10-02
整理：3721RD
点击：
我使用cyclone 4 E器件，使用megawiard在IO里面生成了altddio_out，
在代码使用如下：
ddrio ddrio (
.datain_h (1'b1),
.datain_l(1'b1),
.outclock(main_clk),
.dataout(output_signal)
);
我用signaltap II观察发现output_signal一直0，不能为1，不知道原因是什么.
如果我采用这样的编码方式
assign output_signal = 1，用signaltap ii发现output_signal可以为1.
请问这是为什么?
在代码使用如下：
ddrio ddrio (
.datain_h (1'b1),
.datain_l(1'b1),
.outclock(main_clk),
.dataout(output_signal)
);
我用signaltap II观察发现output_signal一直0，不能为1，不知道原因是什么.
如果我采用这样的编码方式
assign output_signal = 1，用signaltap ii发现output_signal可以为1.
请问这是为什么?
小编问题解决了吗?我现在也遇到这个问题了
这个是SII是观察不到的