微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 新人求助FPGA中的FIFO IP核的设置与使用

新人求助FPGA中的FIFO IP核的设置与使用

时间:10-02 整理:3721RD 点击:
怎么设置FIFO核能完成同时读写,写的速度是读的两倍

FIFO核选异步FIFO,读写有各自的时钟,读写速度自己控制,几倍都行啊,就是注意写空和满。

还有一个问题,就是对fifo核进行仿真,然后出现最后空和满都是1的情况,是什么原因呢?

谢谢回复

一般复位时会出现空满都为1的时候,正常工作状态下是不会这样的。

嗯,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top