FPGA内做定点化除法

转成乘法，除法太占资源

    有相关资料吗，我现在是把被除数放大，用浮点去做，但精度不够

二进制中除法本质就是循环做减法，精度直接跟循环次数相关，想要提高精度就增加循环次数， 同时记住小数点的位置就行了。
不知道小编对速度要求怎么样，如果要求不高，就用类似于手工算除法的方法，一个减法器加一些必要的寄存器就够了。这种算法的优点是结构简单，资源少
如果对速度有要求，就用radix4，SRT算法，单次循环的速度快，而且同样的精度，循环次数少。缺点就是面积大一些。
上边两种方法也可以做成流水线的，增加吞吐量，不过面积就会增加流水线级数倍。

谢谢！我都试试看，找个最合适的

学习了。