• · 在EDA学堂购买的课程可以反复看吗？会存在自己的账号下吗？11-07
• · 有没有大神做过0.9mm间距的邮票孔模块？11-07
• · Shape与Via间距只能设置为4或5mil，会不会有什么问题？求解，谢谢.11-07
• · PCB Layout Reference疑问11-07
• · 一个pcb板上制造厂工艺文件问题11-07
• · 谁能讲讲BUS、Net-Class、Net-Group以及Match-Group的区别呢？谢谢11-07
• · 能否固定丝印层manufacture sutosilk11-07
• · DDR3的复位信号有没有必要做等长？求解，谢谢.11-07
• · 请问把放置的叠层删了，然后重新放报超范围，改了原点也不行11-07
• · 这样走时钟线可以吗？11-07
• · 信号网络阻抗尽量保持连续才是最重要的11-07
• · 关于EDA学习，求疑，进阶的讨论11-07
• · POLAR SI9000计算微带线损耗问题11-07
• · 原理图上重排位号后，怎样在不改变pcb布局的情况下更新位号11-07
• · BGA扇出的线宽能不能与焊盘一样宽？11-07
• · 如何在区域规则中设置不同不同的间距规则？求解，谢谢.11-07
• · 2层板板厚1.6mm,是不是中间用了一层芯板，成本和4层板一样吗11-07
• · 封装中间的焊盘自带无网络属性的过孔，怎么将这些过孔的属性改成GND？11-07
• · 有没有办法关闭或开启constraint region的区域规则？求解，谢谢11-07
• · allegro 16.3问题求助11-07
• · 有谁知道RePP和PPr的区别吗？谢谢.11-07
• · DDR3不同颗粒间的数据组有没有必要做完全的等长？求解，谢谢.11-07
• · DDR3数据线好难绕等长，同一数据线组内可否交换PIN网络呢？11-07
• · 怎么导出元器件的引脚高度11-07
• · 删除菱形框？11-07