• · 保存封装出现错误illegal element class：6922126411-07
• · 如何打散allegro的复用模块11-07
• · env文件每次重启都得重设11-07
• · DDR4地址线阻抗问题11-07
• · 增加叠层时候出现这个错误怎么解决呢11-07
• · cadence16.6 WIN7 64位系统安装问题11-07
• · 如何按照圆弧形进行切割？11-07
• · 实心的shape转换成空心的shape11-07
• · 只剩下一个Partition文件，如何能转换成brd全部可编辑的文件！11-07
• · 大家好，问个ORCAD导出BOM EXECL 汉字乱码问题11-07
• · 同一颗DDR3的4组数据线，组与组之间需要做严格的等长吗？求解，谢谢.11-07
• · 自动打孔11-07
• · 哪位大神有allegro快捷键设置成PADS一样的evn文件11-07
• · 求助，怎么查看自己设置的所有的 NO DRC属性11-07
• · DDR3同组的数据线不一定要走在同层？11-07
• · allegro16.6 high speed 无法使用11-07
• · 静态铜避让的时候只能避让走线不能避让过孔？11-07
• · PCB 叠层11-07
• · 没用觉得17.2打了补丁之后，界面的字体都变小了吗？11-07
• · 由于空间和层数的限制，地址控制线组是否可以参考不同层？求解，谢谢.11-07
• · 求AIDT設定與教學11-07
• · 如何让层次式原理图的block自动产生连接符号？11-07
• · 在层次式原理图中 电源符号为何不能像GND实现全局化？11-07
• · 有没有直接看pin pair长度的命令？11-07
• · 谁有E-stdio这个软件给共享一个吧谢谢11-07